html FPGAによるアナログ光伝送:サンプリング、マッピング、データの鮮度 | FCTELE
                                   +8618758069661 [email protected]
製品検索 検索ガイド: スペース = AND(かつ)、 | = OR(または)、 ! = NOT(除外)

ご質問はありますか? 今すぐお電話ください!

+8618758069661

またはメッセージをお送りください

オンラインお問い合わせ

FPGAアナログ光ファイバーリンク:チャネルのスケジューリングと更新されない出力

閲覧数: 121 +1FCTELEによるオリジナル記事著者:FCTELE技術チーム
概要

FPGA処理は、同時性と最新性を備えたアナログ出力を保証しますか?

FPGAロジックはデジタル処理タスクを並行して実行できますが、同時サンプリングが可能かどうかは、実際のADCとトリガー構成によって決まります。入力信号調整、チャネルのスケジューリング、フレームの配送、DACの更新、出力の整定は、いずれも信号経路の別々の要素です。リンク断後に安定して保持されている出力が、古い測定値を示している場合もあります。プロセッサの種類から精度、同期性、遅延ゼロを推測するのではなく、チャネルの対応、実効的な更新タイミング、実機の通信断時の動作を確認してください。

3つの仕組みと検証の適用範囲信号の流れを追い、実際のサービスを検証する

01サンプリング時点の違い

Separate sample instantsSequential channel acquisition can produce sample offsets even when downstream digital logic operates in parallel.CH1CH2CH3Sequential instants; logic can still overlap

後段のデジタルロジックが並列に動作していても、チャネルを順次取得する方式ではサンプリング時刻にずれが生じることがあります。

02値とチャネルの対応を維持する

Keep values with their channelsThe receive side must restore each valid sample to its intended analog output; light reception alone does not establish the mapping.CH11CH1CH22CH2CH33CH3Value + channel identity → correct output

受信側は、有効な各サンプルを所定のアナログ出力に復元する必要があります。光を受信しているだけでは、対応関係が正しいとはいえません。

03古いままの出力を認識する

Recognize a stale outputA DAC may retain a previous value when new valid data stops; that is not continuing sensor acquisition.InputOutputLast value heldData lossStable output can be stale information

新しい有効データが途絶えたとき、DACが以前の値を保持する場合があります。これはセンサーからの取得が継続していることを意味しません。

スワイプして3つの図を比較 →

概念を説明するための図であり、実測波形、設置配線図、特定製品の内部構成を示すものではありません。
  • サンプリング時点の違い

    チャネルごとの実効サンプリングとチャネル間のタイミングを確認してください。

  • 値とチャネルの対応を維持する

    チャネルごとに既知の値を入力し、遠端側の変数を確認してください。

  • 古いままの出力を認識する

    光ファイバー断、送信機の電源断、出力方針、復旧を試験してください。

選定・検証チェックリスト確認項目と関連ガイドを展開する
対象サービスと実際の運用条件に関する確認事項
確認項目確認する内容検証方法
サンプリング時点の違い後段のデジタルロジックが並列に動作していても、チャネルを順次取得する方式ではサンプリング時刻にずれが生じることがあります。チャネルごとの実効サンプリングとチャネル間のタイミングを確認してください。
値とチャネルの対応を維持する受信側は、有効な各サンプルを所定のアナログ出力に復元する必要があります。光を受信しているだけでは、対応関係が正しいとはいえません。チャネルごとに既知の値を入力し、遠端側の変数を確認してください。
古いままの出力を認識する新しい有効データが途絶えたとき、DACが以前の値を保持する場合があります。これはセンサーからの取得が継続していることを意味しません。光ファイバー断、送信機の電源断、出力方針、復旧を試験してください。

FPGAが担うのはデータの構成

複数の圧力、温度、位置センサーの信号を光ファイバーで遠隔地へ送る場合、装置は各電流や電圧を測定するだけでなく、その値がどのチャネルから来たかを保持し、受信側の正しい出力に戻す必要があります。FPGAは論理回路を構成できるデバイスであり、データ読み出し、チャネルの整理、伝送制御を、それぞれ対応するハードウェアロジックとして構成できます。FPGAが処理するのはこれらのデジタルタスクであり、光を直接圧力の測定値に変換するわけではありません。

アナログ信号は、依然としてアナログ回路と変換器を通る必要があります。通常、全体の経路には、入力保護と信号調整、ADC、デジタル処理、光送受信、DAC、出力駆動が含まれます。入力が4–20 mAか0–10 Vか、遠端側の出力が何か、伝送が双方向かどうかは、すべて装置のインターフェースとバージョンによって決まります。筐体にFPGAと表示されていても、あらゆる信号を接続できる証明にはならず、誤差ゼロや遅延ゼロを意味するものでもありません。

入力信号調整で、まず信号を測定可能な範囲に収める

入力信号調整は、インターフェース信号をADCが測定できる電圧範囲に調整する役割を担います。電流入力は適切なサンプリング回路と増幅回路によって測定可能な電圧に変換でき、電圧入力にはスケーリング、バッファリング、フィルタリングが必要になる場合があります。具体的な回路は製品によって決まります。保護素子は規定条件下の異常に対処するために使用され、フィルタリングは帯域外の干渉を抑えるために使用されます。いずれも、適切なレンジ設定や電源配線の代わりにはなりません。

ADCは決められたタイミングで入力を測定し、その結果をデジタルコードで表します。量子化では連続値を有限個のレベルに分けるため、数学的に無損失な複製とはいえません。入力がレンジを超えている場合、基準値がドリフトしている場合、ループ電源が不足している場合には、後段のFPGAが不正確なコードを非常に安定して伝送することもあります。精度の受入検証はインターフェースの入口から始める必要があり、デジタルフレームが正しいかどうかだけを確認してはなりません。

並列処理と同時サンプリングは別々に実証する必要がある

FPGAでは複数のロジックモジュールを同時に動作させることができます。例えば、あるモジュールが変換済みデータを読み出す一方で、別のモジュールが伝送フレームを構成できます。ここでいう並列とは、タスクを重ねて実行できることを意味します。複数のADCが同じ瞬間にサンプリングするかどうかは、変換器とサンプリングトリガーの構成によって決まります。1つのADCでチャネルを順次切り替える装置では、FPGAを使用していてもチャネル間に時間差が残る場合があります。

複数の信号を組み合わせて判定する場合、この時間差が比較結果に影響することがあります。ゆっくり変化する温度では影響が小さいこともありますが、急速に変化する力や位置では、明確な同期条件が必要になる場合があります。チャネル間のサンプリング時刻のずれ、チャネルごとの実効レート、入力フィルタリングの違いを確認する必要があります。FPGAのクロック周波数だけを根拠に、実際のサンプリングが同期しているか、各チャネルの更新が十分に速いかを判断することはできません。

ADCとFPGAのチャネル処理で構成され、遠端出力に復元される複数のアナログ信号
図1 | 一般的な原理図。並列処理が自動的に同時サンプリングを意味するわけではありません。データ構造は一般的な説明用の例であり、いずれかの製品について公開された実際のプロトコルではありません。

チャネル番号で値の誤送出先を防ぐ

デジタル処理では、1つ目の液位の値を2つ目の圧力出力へ送ってしまわないよう、チャネルと値の対応関係を維持する必要があります。一般的な実装では、チャネル、値、対応する有効性情報をデータ単位にまとめ、チェックサムなどの仕組みで伝送の完全性を確認できます。具体的な形式や、シーケンス番号またはタイムスタンプが含まれるかどうかは、機種ごとに確認する必要があります。図のデータ構造は仕組みを説明するためのものであり、特定の装置の実際のフレーム形式を開示するものではありません。

受信側は、対応する形式を認識してデータを確認したうえで、有効な値を対応するDACへ送る必要があります。2台の装置が同じ光インターフェースを備えているからといって、伝送対象の符号化方式、チャネル数、出力規則も同じだと想定してはなりません。設計・施工記録では、現場端子から遠端端子、PLC変数までの対応を明確にする必要があります。チャネルのマッピングに誤りがあると、すべての表示灯が正常でも、実際の測定値が誤った制御対象に使用されることがあります。

新しいデータの途絶後にDACが最後の値を保持し、PLCが通信断を認識するタイミング図
図2 | 一般的な原理図。保持される値は過去のものであり、適切な有効性確認または警報の仕組みが必要です。時間とインターフェースは一般的な例示であり、製品の固定的な能力を示すものではありません。

サンプリングから出力まで、各段階に時間がかかる

入力のサンプリングが完了した後も、コードの読み出し、伝送の構成、光リンクの通過、データの復元、アナログ出力の確立が必要です。ADCのサンプリング間隔、出力の更新周期、1回の変化に対するエンドツーエンド遅延は、それぞれ異なる指標です。例えば、装置が頻繁にサンプリングしていても、データをまとめて送る方式では、遠端側が次の一括送信を待つ場合があります。また、出力フィルタリングによって、最終的な電流が新しい値にゆっくり到達することもあります。

MCUはマイクロコントローラーの略で、通常はプログラム、周辺機能、ダイレクトメモリアクセスによってタスクを構成します。MCUは2チャネルになるとリアルタイム動作ができない、と一概にいうことはできず、FPGAはチャネル数や帯域幅の制約を受けない、ともいえません。両方式は、実際の変換器、スケジューリング方法、実効チャネル数、試験結果に基づいて比較すべきです。プロジェクトに必要なのは、チップの種類から推測した絶対的な性能ではなく、裏付けのある応答性です。

遠端側が保持しているのは過去の値かもしれない

DACは受信したコードをアナログ出力に変換し、その後、出力駆動回路が規定範囲内で負荷に電流または電圧を供給します。新しい有効データがない場合、最後の値を保持できる装置もあれば、設定された異常時の値を出力する装置もあります。保持モードは出力の急変という問題に対処しますが、光ファイバー断後もセンサー情報を更新し続けられるようにするものではありません。

制御システムは、読み取り値がまだ有効かどうかを把握し、必要に応じてリンク警報、独立したステータス線、明示的なデータ有効性の仕組みを利用する必要があります。図で想定している有効性ビットやタイムアウト判定を、すべての製品に既に備わっているインターフェースとして扱ってはなりません。安全設計では、通信断がもたらす影響に基づいて動作を選び、電源投入、光ファイバー断、送信機の電源断、復旧の各状態を検証して、古い値が新しいフィードバックとして扱われないようにする必要があります。

飛暢科技の機種データを設計判断にどう用いるか

飛暢科技の複合型光トランシーバーの製品詳細では、FPGA処理とアナログチャネルが明示され、設定可能な光ファイバー断時の値保持機能が記載されています。そのため、アナログ量を他のインターフェースと組み合わせる必要がある場合の候補となりますが、保持動作については現場の制御要件に照らして項目ごとに確認する必要があります。ページに記載された予備光ポートはオプション条件です。標準版をそのまま二経路冗長構成として描くことはできず、まして予備があれば通信が決して中断しないとはいえません。

同じ製品詳細にある概要、チャネルの記載、電流・電圧の遅延に関する説明には、確認が必要な点があります。発注時には、正確なバージョンのチャネル表と試験条件を入手する必要があります。サンプリング指標はアプリケーションの制御周期と直接同じものではなく、室温での精度が自動的にすべての環境に適用されるわけでもありません。多チャネル同期や明確な復旧時間が必要な場合には、宣伝文句から不足情報を補うのではなく、メーカーから対応する根拠を入手し、試作機で検証する必要があります。

2つの試験で、構成に問題が隠れていないことを確認する

まずチャネルごとに既知の安定した値を入力し、近端側、遠端側、PLCの表示を記録して、レンジ、極性、チャネルの対応関係を確認します。次に、他のチャネルを固定したまま1つのチャネルだけを変化させ、クロストークや誤ったマッピングがないかを観察します。負荷、ケーブル、電源の記録が揃った条件で複数の測定点を比較して初めて、誤差がインターフェース変換に由来するのか、受信後の工学単位への換算に由来するのかを判断できます。

別途、適切なステップ変化と時間記録ツールを用いて、実際の更新と応答を観察します。試験には、必要なすべてのチャネルが同時に動作する状態を含める必要があります。最後に、許可された保守状態で光経路を遮断し、出力、警報、復旧の順序を確認します。FPGAロジック、ADCサンプリング、光リンク、DAC出力をそれぞれ検証して初めて、ソリューション全体が対象プロセスに適しているといえます。これは、単一の内部クロックの速度を比較するよりも信頼できる方法です。

資料に関する注記:原理図は技術内容との整合性を確認しており、一般的な仕組みを説明するためのものです。製品写真や実測記録ではありません。具体的なインターフェース、モード、能力は、選定した機種、バージョン、現場での検証結果によります。

検証資料: 飛暢科技の複合型光トランシーバーの製品詳細と光ファイバー断時の値保持に関する説明
TI:ADCの分解能、サンプリング、チャネルの種類
TI:ADCの分解能と精度の違い

関連技術トピック: アナログ光トランシーバーの選び方:レンジ、精度、更新周期、光経路の受入検証 接点信号用とアナログ信号用の光トランシーバーの違い:DI/DO、AI/AO、配線の選択 アナログ光トランシーバーを産業用監視システムに接続する方法:PLCのレンジ、双方向チャネル、通信断時の方針 アナログ光トランシーバーのトラブルシューティング:値が表示されない、偏差、値の急変、光ファイバー断時の値保持 アナログ光トランシーバーの信号伝送方法:電流・電圧、ADC/DAC、遠端出力 データ光トランシーバーはインターフェース変換やプロトコル変換が可能か? シリアル、アナログ、Ethernetのデータ取得における適用範囲 アナログ映像用光トランシーバーとアナログ信号用光トランシーバーの違い:変調、サンプリング、測定

中国語の技術記事から翻訳。原文の初公開日:2019-10-14。原文の最終改訂日時:2026-10-13T12:13:11+08:00。 中国語の原文を読む

実務上のよくある質問

FPGAを使用していれば、すべてのアナログチャネルが同じ瞬間にサンプリングされますか?

いいえ。それを決めるのはADCのアーキテクチャとサンプリングトリガーです。1つの変換器で複数の入力を走査する場合、FPGAロジックが並列で動作していても時間的なずれが生じることがあります。サンプリング構成の明示を求め、使用予定の多チャネルの組み合わせで測定してください。

デジタルチェックサムが正しければ、元のアナログ測定が正確だと証明できますか?

いいえ。チェックサムは、その適用範囲内でデータの完全性確認に役立ちますが、入力のレンジ超過、基準値の誤差、誤ったチャネル割り当てを修正することはできません。レンジ、負荷、環境条件を規定したうえで、既知のインターフェース入力と遠端出力を比較してください。

古いデータを最新のフィードバックとして扱わずに、光ファイバー断時の値保持を利用できるのはどのような場合ですか?

アプリケーションが有効な更新の途絶を識別でき、値を保持する動作がそのプロセスで許容される場合に限ります。機種の警報や利用可能な有効性確認の仕組みを確認し、合意したタイムアウト、電源断、復旧の各状態を試験してください。値保持は、一般的な安全保証ではありません。

出典と適用範囲

これらの補足は一般的な仕組みを説明するものです。対応機能、接続の詳細、受入判定基準は、実際の機器、ソフトウェア、運用条件に合わせて検証する必要があります。図は測定結果や認証の証拠ではありません。

この記事を共有する