html ลิงก์ E1 จัดการกับบิตศูนย์สี่บิตอย่างไร? ทำความเข้าใจการเข้ารหัส HDB3 - FCTEL
                                   +8618758069661 [email protected]
ค้นหาผลิตภัณฑ์ คำแนะนำ: เว้นวรรค = AND, | = OR, ! = NOT

ลิงก์ E1 จัดการกับบิตศูนย์สี่บิตอย่างไร? ทำความเข้าใจการเข้ารหัส HDB3

มีคำถามหรือไม่? โทรหาเราวันนี้!

+8618758069661

หรือฝากข้อความถึงเรา

ข้อความออนไลน์

ลิงก์ E1 จัดการกับบิตศูนย์สี่บิตอย่างไร? ทำความเข้าใจการเข้ารหัส HDB3

จำนวนการเข้าชม: 11 +11ต้นฉบับโดย FCTELEผู้เขียน: ทีมเทคนิค FCTELE

เหตุใดบิตศูนย์สี่บิตจึงอาจมีพัลส์

สลับขั้ว

+ / 0 / −

พัลส์ข้อมูลปกติสลับขั้วกัน

แทนที่

000V / B00V

จำนวนพัลส์ข้อมูลปกตินับจาก V ล่าสุดเป็นตัวกำหนดรูปแบบที่ใช้

ถอดรหัส

V → 0000

เมื่อถอดรหัสรูปแบบแทนที่ที่ถูกต้อง จะได้บิตศูนย์สี่บิต

รายการตรวจสอบสำหรับการทดสอบบนโต๊ะ

ใช้รูปแบบบิตที่ทราบล่วงหน้าและบันทึกข้อผิดพลาดของรหัสสายแยกจากข้อผิดพลาดของบิตข้อมูล

ลองตรวจดูพอร์ตไฟฟ้า E1 ของอุปกรณ์ปลายทางออปติคัลบนโต๊ะทดสอบ อินพุตเป็นสตรีมบิตฐานสอง แต่ออสซิลโลสโคปอาจแสดงพัลส์บวก พัลส์ลบ และช่วงที่ไม่มีพัลส์ พัลส์อาจปรากฏได้แม้ในช่วงที่อินพุตมีบิตศูนย์ติดต่อกันสี่บิต เหตุใดตัวรับจึงไม่ตีความพัลส์นั้นเป็นบิตข้อมูล 1? ทั้งสองฝั่งใช้กฎการแทนที่เดียวกัน ในการถอดรหัสสัญญาณบนสาย ตัวรับจะพิจารณาทั้งขั้วและบริบทของพัลส์

เริ่มที่พอร์ตไฟฟ้า

อุปกรณ์ปลายทางออปติคัล PDH แบบเสียบปลั๊กของ Feichang ที่มีอินเทอร์เฟซ E1 จำนวน 16 พอร์ต และอินเทอร์เฟซ Fast Ethernet สี่พอร์ต ระบุว่าพอร์ต E1 ใช้รหัส HDB3 โดยมีอินเทอร์เฟซแบบไม่สมดุล 75 โอห์ม และแบบสมดุล 120 โอห์ม คู่มือนี้กล่าวถึงการเข้ารหัสที่อินเทอร์เฟซ E1 บนสายทองแดง เมื่อรับสัญญาณไฟฟ้า E1 แล้ว อุปกรณ์ปลายทางสามารถกู้คืนจังหวะและบิต จากนั้นจึงมัลติเพล็กซ์บิตเพื่อส่งผ่านลิงก์ออปติคัล รูปแบบสัญญาณบนลิงก์นั้นขึ้นอยู่กับอุปกรณ์ออปติคัล การระบุ HDB3 ที่พอร์ตไฟฟ้าไม่ได้หมายความว่าไฟเบอร์ส่งพัลส์แรงดันบวกและลบที่สอดคล้องกัน

E1 มีอัตราบิตพิกัด 2.048 Mbit/s ดังนั้นแต่ละช่วงเวลาบิตจึงยาวประมาณ 488 ns ในแต่ละช่วง ตัวส่งต้องตัดสินใจว่าจะส่งพัลส์บวก พัลส์ลบ หรือไม่ส่งพัลส์ ตัวรับต้องแยกสถานะทั้งสามและสุ่มตัวอย่างในจังหวะที่ถูกต้อง อัตราบิตพิกัดบอกระยะเวลาโดยประมาณของแต่ละช่วง ขณะทำงาน วงจรรับจะติดตามจังหวะจากการเปลี่ยนแปลงของสัญญาณบนสาย เพื่อไม่ให้จุดสุ่มตัวอย่างเลื่อนออกจากจุดที่กำหนดไว้สำหรับตัดสินสถานะ

ในแผนภาพเชิงแนวคิด ให้ย่อรูปคลื่นเป็นสัญลักษณ์บวก ศูนย์ และลบ พัลส์ E1 จริงมีข้อกำหนดด้านรูปร่าง แอมพลิจูด และความกว้าง พัลส์ไม่จำเป็นต้องกินเวลาเต็มช่วงบิต แผนภาพแสดงตำแหน่งของพัลส์แต่ละลูกในช่วงบิตของมัน ในการทดสอบตรวจรับทางไฟฟ้า ให้ใช้อินเทอร์เฟซ จุดทดสอบ และกรอบเกณฑ์รูปพัลส์ที่ถูกต้อง แทนการเปรียบเทียบเส้นรูปคลื่นที่วัดได้กับรูปขั้นบันไดในแผนภาพเชิงแนวคิด

สัญญาณ E1 จากสายโคแอกเชียลเข้าสู่วงจรกู้คืนสัญญาณสายก่อนถึงเอาต์พุตออปติคัลที่แยกออกมา
รูปที่ 1 แสดงทิศทางรับของ E1 เพียงทิศทางเดียว วิธีมัลติเพล็กซ์และรูปแบบสัญญาณออปติคัลขึ้นอยู่กับรุ่น ภาพประกอบทางวิศวกรรมทั่วไปโดย FCTELE โดยใช้ AI ช่วย

เหตุใดการสลับขั้วเพียงอย่างเดียวจึงไม่เพียงพอ

เริ่มจากการเข้ารหัสแบบสลับขั้วพัลส์บิต 1 หรือ Alternate Mark Inversion (AMI) บิต 1 ทำให้เกิดพัลส์ ส่วนบิต 0 จะเว้นช่วงบิตนั้นไว้โดยไม่มีพัลส์ พัลส์ข้อมูลปกติแต่ละลูกที่แทนบิต 1 จะมีขั้วตรงข้ามกับพัลส์ก่อนหน้าที่ไม่เป็นศูนย์ หากพัลส์ของบิต 1 ก่อนหน้าเป็นบวก พัลส์ถัดไปจะเป็นลบ ไม่ว่าจะมีบิตศูนย์คั่นอยู่กี่บิต การสลับขั้วช่วยลดแนวโน้มที่ขั้วหนึ่งจะเด่นกว่าอีกขั้วอย่างต่อเนื่อง และยังให้เบาะแสแก่ตัวรับอีกอย่างหนึ่ง: หากพัลส์ที่ไม่เป็นศูนย์สองลูกที่ต่อกันในลำดับพัลส์มีขั้วเดียวกัน ควรตรวจสอบกับกฎการเข้ารหัส

บิตศูนย์ที่ต่อกันเป็นช่วงยาวไม่ทำให้สัญญาณ AMI เกิดการเปลี่ยนระดับใหม่สำหรับใช้ติดตามจังหวะ หากข้อมูลมีบิตศูนย์ติดต่อกันจำนวนมาก นาฬิกาบิตของตัวส่งจะยังเดินต่อไปแม้ไม่มีพัลส์บนสาย ตัวรับจึงระบุขอบเขตของแต่ละช่วงบิตจากช่วงดังกล่าวเพียงอย่างเดียวได้ยาก HDB3 จะแทนบิตศูนย์ติดต่อกันทุกกลุ่มสี่บิตด้วยรูปแบบที่กำหนดไว้และมีพัลส์ รูปแบบแทนที่ยังคงใช้สี่ช่วงบิตเท่าเดิม อัตราบิตบนสายจึงไม่เปลี่ยน และไม่มีการแทรกตำแหน่งบิตเพิ่มในข้อมูล

V คือพัลส์ละเมิดกฎการสลับขั้ว โดยมีขั้วเดียวกับพัลส์ก่อนหน้าที่ไม่เป็นศูนย์ จึงไม่เป็นไปตามกฎการสลับขั้วตามปกติ ส่วน B คือพัลส์ปรับสมดุลที่เป็นไปตามกฎการสลับขั้วปกติ เมื่อพบ V ตัวรับจะตรวจสอบช่วงบิตก่อนหน้าเพื่อดูว่ารูปแบบแทนที่คือ 000V หรือ B00V การพบพัลส์ที่มีขั้วซ้ำเพียงอย่างเดียวไม่ได้ยืนยันว่าตัวส่งจงใจเข้ารหัสชุดบิตศูนย์

พิจารณาการแทนบิตศูนย์สี่บิตทั้งสองรูปแบบ

ตัวส่งนับพัลส์ข้อมูลปกติที่ไม่เป็นศูนย์นับจาก V ล่าสุด หากจำนวนเป็นเลขคี่ จะใช้ 000V เมื่อพัลส์ก่อนหน้าที่ไม่เป็นศูนย์มีขั้วบวก สี่ช่วงบิตจะเป็นศูนย์ ศูนย์ ศูนย์ และบวก พัลส์สุดท้ายมีขั้วบวกซ้ำกับพัลส์ก่อนหน้า จึงเป็น V ตัวอย่างเช่น หาก V ล่าสุดมีขั้วลบและมีพัลส์ข้อมูลปกติขั้วบวกตามมาเพียงลูกเดียว V ขั้วบวกนี้จะทำให้พัลส์ละเมิดกฎทั้งสองลูกมีขั้วตรงข้ามกัน

หากจำนวนเป็นเลขคู่ ตัวส่งจะใช้ B00V สมมติว่า V ก่อนหน้ามีขั้วบวก และยังไม่มีพัลส์ข้อมูลปกติตามมาเมื่อบิตศูนย์สี่บิตชุดถัดไปมาถึง ศูนย์เป็นเลขคู่ ตัวส่งจึงเริ่มกลุ่มด้วย B ขั้วลบ ซึ่งสลับจากพัลส์ขั้วบวกก่อนหน้า จากนั้นเว้นสองช่วงบิตโดยไม่มีพัลส์ และปิดท้ายด้วย V ขั้วลบ รูปแบบที่ได้จึงเป็นลบ ศูนย์ ศูนย์ ลบ พัลส์ขั้วลบสุดท้ายมีขั้วซ้ำกับ B จึงเป็นพัลส์ละเมิดกฎ V ลูกนี้มีขั้วลบ ขณะที่ V ก่อนหน้ามีขั้วบวก

จำนวนที่นับคือจำนวนพัลส์ข้อมูลปกตินับจากพัลส์ละเมิดกฎล่าสุด ไม่ใช่จำนวนพัลส์ทั้งหมดที่เคยส่ง การรู้เพียงว่าพัลส์ก่อนหน้าที่ไม่เป็นศูนย์มีขั้วบวกก็ยังไม่เพียงพอ พัลส์ก่อนหน้าชุดบิตศูนย์อาจมีขั้วบวกได้ในทั้งสองตัวอย่างข้างต้น แต่จำนวนพัลส์สะสมที่เป็นเลขคู่หรือเลขคี่ต่างกันทำให้ได้รูปแบบสี่ช่วงบิตต่างกัน ตัวเข้ารหัสต้องใช้ทั้งข้อมูลขั้วและสถานะนับจากการแทนที่ครั้งก่อน

รูปแบบ HDB3 สองแบบสำหรับบิตศูนย์สี่บิต ได้แก่ ศูนย์ ศูนย์ ศูนย์ บวก และลบ ศูนย์ ศูนย์ ลบ
รูปที่ 2 ทั้งสองตัวอย่างเกิดหลังพัลส์ขั้วบวก แต่ต่างกันที่จำนวนพัลส์ก่อนหน้าว่าเป็นเลขคู่หรือเลขคี่ ภาพแสดงตำแหน่งและขั้วของพัลส์ ส่วนแอมพลิจูดและความกว้างแสดงเพื่อสื่อแนวคิดเท่านั้น ภาพประกอบทางวิศวกรรมทั่วไปโดย FCTELE โดยใช้ AI ช่วย

กู้คืนบิตและทดสอบให้ตรงชั้นของระบบ

ตัวรับจะสุ่มตัวอย่างในจังหวะที่เหมาะสมเพื่อตัดสินก่อนว่าแต่ละช่วงบิตมีพัลส์บวก พัลส์ลบ หรือไม่มีพัลส์ จากนั้นจะตรวจสอบความสัมพันธ์ระหว่างพัลส์ตามกฎ HDB3 พัลส์ข้อมูลปกติที่สลับขั้วแทนบิต 1 เมื่อพบพัลส์ละเมิดกฎ ตัวถอดรหัสจะพิจารณาสี่ช่วงบิตที่เกี่ยวข้อง หากเป็นรูปแบบแทนที่ที่ถูกต้อง ตัวถอดรหัสจะคืนบิตศูนย์ทั้งสี่บิต รวมถึงตำแหน่งของ B หากมี ดังนั้นออสซิลโลสโคปจึงอาจแสดงพัลส์ ขณะที่เครื่องทดสอบข้อผิดพลาดบิตถอดรหัสได้เป็นศูนย์ทั้งหมด ตัวถอดรหัสต้องมีข้อมูลบริบทเพียงพอสำหรับการตัดสินใจนี้ วิธีจัดเก็บบริบทและระยะหน่วงในการประมวลผลขึ้นอยู่กับการออกแบบฮาร์ดแวร์

การตรวจไม่พบพัลส์ หรือการเข้าใจผิดว่าสัญญาณสะท้อนหรือสัญญาณรบกวนเป็นพัลส์ อาจทำให้บริบทนี้คลาดเคลื่อน ควรแยกการละเมิดกฎรหัสสายออกจากข้อผิดพลาดของบิตข้อมูล อย่างแรกเป็นการตรวจว่าสัญญาณที่รับจากสายเป็นไปตามรหัสหรือไม่ ส่วนอย่างหลังต้องเปรียบเทียบข้อมูลที่ถอดรหัสแล้วกับรูปแบบทดสอบที่ทราบล่วงหน้า V ที่จงใจสร้างขึ้นอย่างถูกต้องเป็นส่วนหนึ่งของ HDB3 ดังนั้นการวัดข้อผิดพลาดบนสายจึงไม่ควรนับการแทนที่ที่ถูกต้องแต่ละครั้งเป็นความผิดปกติ โปรดตรวจสอบคำจำกัดความของอุปกรณ์และเครื่องมือวัดว่าตัวนับแต่ละตัววัดอะไร

บนโต๊ะทดสอบ ให้ใช้เครื่องทดสอบ E1 ที่เข้ากันได้กับอินเทอร์เฟซและใช้สายสั้นเพื่อกำหนดผลอ้างอิงในทิศทางเดียว จากนั้นเปลี่ยนมาใช้สายจริงในช่วงเวลาบำรุงรักษาที่ได้รับอนุมัติ ใช้รูปแบบทดสอบที่ทราบล่วงหน้าและบันทึกข้อผิดพลาดบนสาย ข้อผิดพลาดบิต สถานะการซิงโครไนซ์ และเวลาที่วัดไว้ด้วยกัน หากสายสั้นใช้งานได้แต่ข้อผิดพลาดเพิ่มขึ้นเมื่อใช้สายจริง ให้ตรวจสอบการเข้าปลายสาย ขั้วต่อ และการลดทอนสัญญาณ หากไม่พบข้อผิดพลาดบนสายแต่บริการยังใช้งานไม่ได้ ให้ตรวจสอบการจัดเฟรม การแมปไทม์สล็อต และข้อมูลจากต้นทางถึงปลายทาง การวัดแต่ละรายการอยู่ในชั้นของระบบที่ระบุได้ ไฟแสดงการซิงโครไนซ์หรือรูปคลื่นเพียงอย่างเดียวไม่สามารถยืนยันว่าบริการทำงานได้

เครื่องทดสอบ E1 ตรวจดูการละเมิดกฎรหัสสายและข้อผิดพลาดบิตผ่านการเชื่อมต่อด้วยสายโคแอกเชียล
รูปที่ 3 แสดงจุดสังเกตสัญญาณฝั่งรับหนึ่งจุด ให้ตั้งค่าแหล่งกำเนิดรูปแบบทดสอบ จัดการเชื่อมต่อฝั่งส่งและฝั่งรับ และเข้าปลายสายตามเอกสารของอุปกรณ์ ภาพประกอบทางวิศวกรรมทั่วไปโดย FCTELE โดยใช้ AI ช่วย

บันทึกว่าผลการวัดแต่ละรายการมาจากจุดใด

มีข้อสังเกตสองประการที่สับสนกันได้ง่าย ประการแรก ศูนย์บนสายหมายถึงช่วงบิตนั้นไม่มีพัลส์ ระดับเส้นฐานของเครื่องมือวัดอาจเปลี่ยนไปตามการคัปปลิง สัญญาณรบกวน และตำแหน่งโพรบ จึงไม่ใช้การที่เส้นบนหน้าจอตรงกับระดับศูนย์โวลต์พอดีเป็นเกณฑ์ ประการที่สอง จังหวะที่กู้คืนจากสายเป็นเพียงจังหวะอ้างอิงสำหรับการสุ่มตัวอย่าง ไม่ได้ยืนยันว่าตรวจพบเฟรม E1 อย่างถูกต้อง หรือว่าการส่งสัญญาณควบคุมโทรศัพท์หรือการจัดสรรข้อมูลทำงานได้ ให้บันทึกว่าผลการวัดแต่ละรายการมาจากพอร์ตไฟฟ้า เอาต์พุตของตัวถอดรหัส หรือจุดปลายทางของบริการ เพื่อให้วิศวกรคนอื่นทำการวัดซ้ำได้

สำหรับแบบฝึกหัดแบบออฟไลน์ ให้จดสถานะก่อนหน้าและลำดับอินพุต ระบุขั้วของ V ล่าสุด แจกแจงพัลส์ข้อมูลปกติที่ตามมา แล้วทำเครื่องหมายบิตศูนย์ทั้งสี่บิต รูปคลื่นที่เริ่มกลางลำดับจะขาดข้อมูลก่อนหน้าที่ใช้ตัดสินว่าจำนวนพัลส์เป็นเลขคู่หรือเลขคี่ การเห็นเพียงสี่ช่วงบิตจึงไม่เพียงพอที่จะยืนยันว่าตัวเข้ารหัสเลือกใช้กรณีใด การเก็บรูปแบบเต็มยังช่วยให้ตรวจสอบได้ว่าพัลส์ V แต่ละลูกสลับขั้วกับ V ลูกก่อนหน้า และตัวถอดรหัสคืนบิตศูนย์ทั้งสี่บิตในตำแหน่งเดิม

แหล่งข้อมูลและขอบเขต

ภาคผนวก A ของ ITU-T G.703 · ข้อมูลจำเพาะของอุปกรณ์ปลายทาง PDH แบบเสียบปลั๊ก Feichang 16E1 (ภาษาจีน)

แปลจากบทความทางเทคนิคภาษาจีน: อ่านบทความต้นฉบับภาษาจีน.

คำถามที่พบบ่อย

เหตุใดบิตศูนย์สี่บิตจึงทำให้เกิดพัลส์บนสาย?

HDB3 ใช้ 000V หรือ B00V แทนบิตศูนย์ในสี่ช่วงบิตเดิม เพื่อให้ยังมีการเปลี่ยนระดับสัญญาณสำหรับกู้คืนจังหวะ

HDB3 เลือกระหว่าง 000V กับ B00V อย่างไร?

ใช้ 000V เมื่อจำนวนพัลส์ข้อมูลปกตินับจากพัลส์ละเมิดกฎล่าสุดเป็นเลขคี่ และใช้ B00V เมื่อจำนวนดังกล่าวเป็นเลขคู่

พัลส์ V บ่งชี้ความผิดปกติเสมอหรือไม่?

รูปแบบแทนที่ HDB3 ที่ถูกต้องจงใจใช้ V ตัวถอดรหัสจะตรวจสอบขั้วและช่วงบิตข้างเคียงก่อนคืนบิตศูนย์เดิม

อ่านเพิ่มเติม

เหตุใด Classical CAN จึงแทรกบิตเสริม (stuff bits) · พอร์ตใยแก้วนำแสงกิกะบิตส่งอะไรในช่วงระหว่างเฟรม

แชร์บทความนี้