RS485 / ALIM KARARLARI
Çıkış neden önceki durumunu korur?
Histerezisli bir alıcı, iki yönde farklı giriş eşiklerinde anahtarlama yapar. Bu aralık içinde önceki çıkışını korur. Böylece bir eşik yakınındaki küçük yön değişimlerinin yol açtığı tekrarlı anahtarlamalar azalır. Şemalar genel bir öğretim modelini gösterir. Gerçek eşikler, garanti edilen gürültü marjı ve çalışma sınırları için cihaz belgelerine başvurulmalıdır.
01 · Düşük kal
Yükselen giriş eşiğinin altında, düşük çıkış korunur.
02 · Yüksek kal
Düşen giriş eşiğinin üzerinde, yüksek çıkış korunur.
03 · Geçmişi izle
Aralık içinde aynı gerilim farklı çıkışlar üretebilir.
Her iki yönü kaydedin
Yükselen ve düşen girişteki anahtarlama noktalarını ayrı ayrı ölçün.
Koşulları da kaydedin
Beslemeyi, referansı, sıcaklığı ve gözlem noktasını kaydedin.
Sistemi doğrulayın
Geri kazanılan mantık sinyalini gerçek istek-yanıt sonuçlarıyla karşılaştırın.
Seçim ve doğrulama kontrol listesi — genişlet
| Kontrol | Doğrulayın | Kanıtlar |
|---|---|---|
| Eşikler | Gerçek cihaz sınırları | Teslim edilen veri sayfası |
| Koşullar | İzin verilen giriş aralığı | Test tezgâhı yapılandırması |
| Sonuçlar | Her iki değişim seyri | Giriş ve çıkış kayıtları |
Bir RS485 fiber terminaline ulaşan sinyal, kusursuz biçimde düzgün gerilim basamaklarından oluşmaz. Kenarlar ve parazit, sinyali bir karar noktası yakınında ileri geri hareket ettirebilir. Yalnızca tek eşiği olan bir alıcı, bu küçük hareketleri tekrarlı çıkış geçişlerine dönüştürebilir. Histerezisli bir alıcı, iki anahtarlama yönü için farklı eşikler kullanır. Küçük yön değişimlerinde, giriş diğer eşiği geçene kadar mevcut durum korunur.
Bakır girişi cihazın içine doğru izleyin
Bir RS485 alıcısı, iki sinyal iletkeni arasındaki gerilim farkına tepki verir. Burada Vd, seçilen polariteye göre hesaplanan farkı ifade eder. A ve B adlandırmaları ekipmanlar arasında değişebileceğinden, teslim edilen belgelerdeki elektriksel tanımları kullanın. Alıcı, diferansiyel girişini sonraki seri veya dahili mantık devrelerinin işleyebileceği bir dijital karara dönüştürür.
İletken gerilimlerinin birbirinden çıkarılması, her ikisini benzer şekilde etkileyen parazitin bir kısmını azaltır. Buna ortak mod bastırma denir. Parazit telleri farklı etkiliyorsa veya aralarındaki farkı doğrudan değiştiriyorsa, diferansiyel giriş yine değişir. Bu nedenle bükümlü çift, alıcıyı gürültüye karşı bağışık hâle getirmez. Zayıflama, yansımalar ve referans koşulları ayrı ayrı kontrol edilmelidir; bozuk karakterler tek başlarına bu nedenlerden herhangi birini belirlemez.
Bir seri fiber terminalinin içinde bakır giriş, geri kazanılan mantık sinyali sonraki işleme ve optik iletim aşamalarına girmeden önce ürünün koruma ve alım devrelerinden geçer. Histerezis, fiber içindeki bir filtreye değil, alım kararına aittir. Çizimde yalnızca bakır alım yönü büyütülmüştür. Çizim, bir Feichang yongasını tanımlamaz veya gerçek bir ürünün iç yapısının sökülerek incelenmesini göstermez.
Tek bir eşik neden tekrarlı anahtarlamaya yol açabilir?
Tek eşiği sıfırda olan ideal bir karşılaştırıcı düşünün. Negatif bir giriş, üzerine küçük bir bozucu etki eklenmiş hâlde yavaşça pozitif değerlere doğru yükselir. Sıfır yakınında pozitif, negatif ve yeniden pozitif olabilir. Yalnızca anlık işaretine dayanan bir karar, tekrarlı geçişler üretir; bu da vericinin amaçlamadığı hâlde sonraki dijital mantık için ek kenarlar oluşturabilir.
Bu örnek, her yavaş kenarın hataya yol açacağını öngörmez. Gerçek cihazların bant genişliği, gecikmesi, eşikleri ve belirtilmiş çalışma koşulları vardır. Buradaki nokta, tekrarlı anahtarlamayı sınırlayan bir mekanizma yoksa anahtarlama noktası yakınındaki küçük bir bozucu etkinin dijital etkinliğe dönüşebilmesidir. Örnek olarak gösterilen bir sivri darbe, kurulu bir sistemde hatalı karakter oluştuğunun kanıtı değildir.
Histereziste, düşük çıkışı yükseğe değiştiren eşik, yüksek çıkışı düşüğe değiştiren eşikten farklıdır. İki eşik arasında önceki durum korunur. Bu nedenle aynı anlık giriş, önceki değişim seyrine bağlı olarak iki durumdan herhangi birini üretebilir. Duruma olan bu bağımlılık, alıcının bir seri mesajı depoladığı anlamına gelmez.
Beş giriş değerini adım adım inceleyin
Yükselen giriş eşiği +0.20 V, düşen giriş eşiği −0.20 V olan ideal bir öğretim modeli varsayın. Bu simetrik eşikler ne evrensel RS485 değerleridir ne de Feichang teknik özellikleridir. Gerçek alıcı-vericiler, arıza emniyetli alım gibi işlevler için her iki eşiği de kaydırabilir. İlgili veri sayfasında garanti edilen histerezisi, koşulları ve sıcaklık aralığını kontrol edin.
Düşük çıkışla başlayın ve sırasıyla −0.30, +0.10, +0.25, +0.10 ve −0.25 V uygulayın. İlk değer düşen giriş eşiğinin altındadır ve çıkış düşüktür. İkinci değer pozitiftir ancak yükselen giriş eşiğinin altında kaldığı için çıkış düşük kalır. Üçüncü değer yükselen giriş eşiğini aşar ve yüksek çıkış üretir. Dördüncü noktada +0.10 V değerine dönülmesi yüksek çıkışı korur. Yalnızca beşinci nokta düşen giriş eşiğinin altına iner ve çıkışı yeniden düşüğe döndürür. Çıkış dizisi düşük, düşük, yüksek, yüksek, düşüktür.
İkinci ve dördüncü noktalarda giriş tam olarak aynı +0.10 V değerindedir, ancak çıkışlar farklıdır. Yalnızca gerilime dayalı bir eşleme, önceki durum ve yön bilinmeden bu sonuçları açıklayamaz. Çizimde giriş ve çıkış satırları ortak bir zaman ekseni üzerinde ayrılmış, aynı anların karşılaştırılabilmesi için her iki eşik kesikli çizgilerle gösterilmiştir.
Eşikler arasındaki fark histerezis genişliğidir; bu modelde 0.40 V değerindedir. Bu, izin verilen ortak mod aralığı veya sürücü gerilim salınımı değildir ve sistemin gürültü bağışıklığını belgelemez. Genişliğin artırılması, anahtarlama için gereken giriş değişimini değiştirir. Koşulsuz olarak en yüksek değere çıkarılacak bir parametre gibi ele alınmak yerine duyarlılık, sinyal marjı ve gereken hızla birlikte değerlendirilmelidir.
Histerezis, boşta kutuplama ve sonlandırma farklı roller üstlenir
Histerezis, eşikler yakınındaki küçük bir giriş yön değişimi sırasında durumun korunmasına yardımcı olur. Boşta kutuplama, hiçbir sürücü iletim yapmıyorken oluşan elektriksel koşullarla ilgilidir. Bazı cihazlarda entegre arıza emniyetli davranış bulunur; ancak veri yolunun bütünü yine de ekipman tasarımına bağlıdır. Bir histerezis özelliği, her açık devre, kısa devre, güç verme veya boşta kalma koşulunda sabit bir çıkış olacağını göstermez. Ayrıca her düğüme kutuplama dirençleri eklenmesini de haklı çıkarmaz.
Sonlandırma, iletim hattı uçlarındaki yansımaları ele alır. Belirgin çınlama varsa kablo, topoloji ve sonlandırma yine de kontrol edilmelidir. Histerezis, kopuk bir iletkeni onaramaz veya ortak mod ya da mutlak sınırlarının dışındaki bir girişi güvenli hâle getiremez. Kutuplama ve sonlandırma değişiklikleri yüklemeyi ve sinyal seviyelerini de değiştirdiğinden, değişiklik yapmadan önce mevcut devreleri ve izin verilen yapılandırmaları kontrol edin.
Kararlı bir dijital çıkış, bir Modbus işleminin tamamının doğru olduğunu kanıtlamaz. UART biçimi, adresler, çerçeve kontrolü, yön kontrolü ve uygulama işleme süreçleri sonraki aşamalarda yer alır. Alımdaki tekrarlı anahtarlamayı diğer katmanlardaki arızalardan ayırmak için elektriksel giriş, geri kazanılan mantık sinyali ve gerçek istek-yanıt davranışı arasındaki ilişkiyi inceleyin.
Mekanizmayı doğrulanabilir kanıta dönüştürün
Yetkilendirilmiş bir test tezgâhında, belgelenmiş çalışma sınırları içinde uygun bir diferansiyel kaynak, yük ve ölçüm cihazları kullanın. Girişi yükseltirken ve düşürürken anahtarlama noktasını ayrı ayrı kaydedin. Beslemeyi, referans potansiyelini, sıcaklığı, rampa hızını ve gözlem konumunu da kayda ekleyin. Bilinmeyen terminallere gelişigüzel gerilimler uygulamayın veya belgelenmemiş test noktalarına ulaşmak için üretimdeki ekipmanları açmayın. Dahili noktalara erişilemiyorsa üreticinin yöntemini kullanın.
Feichang’ın bir RS485 ve bir RS232 kanalı içeren DIN rayı terminali, gerçek bir seri erişim örneği sunar. Alıcı uygulaması, histerezis genişliği ve erişilebilir tanılama olanakları için teslim edilen belgelere başvurulmalıdır. Bu makale, bir TI yongasının teknik özelliğini Feichang ürününe atfetmeden genel davranışı açıklar. Bir fiber uzatmanın her iki tarafındaki bakır segmentlerin her biri kendi alım ve sonlandırma koşullarını korur.
Sahada karşılaştırma yapmak için cihazları ve yapılandırmayı sabit tutarken bağlantıyı sağlam olduğu bilinen kısa bir kabloyla değiştirin. Sayaçları, alınan baytları ve uygulama sonuçlarını kaydedin; ardından kurulu kablolamayı aşamalı olarak yeniden devreye alın. Histerezisin kendisini test etmek, izlenebilir giriş ve çıkış gözlemleri gerektirir. Bir bilgisayar günlüğü analog eşikleri yeniden oluşturamaz. Ayrı yükselen ve düşen giriş kayıtları, tek bir başarılı alımdan daha fazlasını ortaya koyar.
Kaynaklar ve kapsam
TI SLLA322 — alıcı histerezisi · Feichang RS485 ve RS232 fiber terminali (Çince)
Çince teknik makaleden çevrilmiştir: Çince özgün makaleyi okuyun.
Sık sorulan sorular
Aralık içinde çıkışı yalnızca gerilim mi belirler?
Hayır. Önceki çıkış ve girişin değişim seyri önemlidir.
±0.20 V, evrensel RS485 anahtarlama eşikleri midir?
Hayır. Bunlar simetrik bir öğretim modelidir. Gerçek eşikler için ilgili cihaz belgelerine başvurulmalıdır.
Histerezis, sonlandırmanın ve boşta durum tasarımının yerini alır mı?
Hayır. Eşikler arasında durumun korunması, yansıma kontrolü ve sürülmeyen veri yolu koşulları farklı roller üstlenir.
Ek okumalar
10BASE-T zamanlamayı nasıl geri kazanır? · Gigabit fiber portun çerçeveler arasında gönderdiği sinyaller
