FPGA giải quyết cách tổ chức dữ liệu
Khi cần truyền tín hiệu từ nhiều cảm biến áp suất, nhiệt độ hoặc vị trí qua sợi quang đến một địa điểm ở xa, thiết bị không chỉ phải đo từng dòng điện hoặc điện áp mà còn phải ghi nhớ tín hiệu đến từ kênh nào và đưa tín hiệu đó về đúng đầu ra ở phía thu. FPGA là thiết bị có các mạch logic có thể cấu hình, cho phép bố trí việc đọc dữ liệu, tổ chức kênh và điều khiển truyền dẫn thành logic phần cứng tương ứng. FPGA xử lý những tác vụ số này; nó không trực tiếp biến ánh sáng thành số đo áp suất.
Tín hiệu tương tự vẫn phải đi qua các mạch tương tự và bộ chuyển đổi. Đường truyền hoàn chỉnh thường bao gồm bảo vệ và điều hòa đầu vào, ADC, xử lý số, truyền và thu quang, DAC và mạch lái đầu ra. Đầu vào là 4–20 mA hay 0–10 V, đầu ra ở xa là gì và truyền dẫn có hai chiều hay không đều do giao diện và phiên bản của thiết bị quyết định. Việc trên vỏ thiết bị có ghi FPGA không chứng minh rằng có thể kết nối mọi loại tín hiệu, cũng không có nghĩa là sai số bằng không hoặc độ trễ bằng không.
Điều hòa đầu vào trước tiên đưa tín hiệu về dải có thể đo
Điều hòa đầu vào có nhiệm vụ điều chỉnh tín hiệu giao diện về dải điện áp mà ADC có thể đo được. Đầu vào dòng điện có thể được chuyển thành điện áp có thể đo thông qua các mạch lấy mẫu và khuếch đại phù hợp, còn đầu vào điện áp có thể cần điều chỉnh tỷ lệ, đệm và lọc. Mạch cụ thể tùy thuộc vào sản phẩm. Các linh kiện bảo vệ được dùng để xử lý tình trạng bất thường trong những điều kiện quy định, còn bộ lọc được dùng để kiểm soát nhiễu ngoài băng; cả hai đều không thể thay thế việc chọn đúng dải và đấu dây nguồn đúng cách.
ADC đo đầu vào theo định thời cố định và biểu diễn kết quả bằng mã số. Lượng tử hóa chia các giá trị liên tục thành một số hữu hạn các mức, nên không thể mô tả đây là bản sao không mất mát về mặt toán học. Khi đầu vào vượt dải, tham chiếu bị trôi hoặc nguồn cấp vòng dòng không đủ, FPGA phía sau vẫn có thể truyền một mã không chính xác một cách rất ổn định. Nghiệm thu độ chính xác phải bắt đầu từ đầu vào giao diện và không thể chỉ kiểm tra xem khung số có chính xác hay không.
Xử lý song song và lấy mẫu đồng thời phải được chứng minh riêng biệt
FPGA có thể cho phép nhiều mô-đun logic hoạt động đồng thời, chẳng hạn một mô-đun đọc dữ liệu đã hoàn tất chuyển đổi trong khi mô-đun khác tổ chức các khung truyền. Song song ở đây có nghĩa là các tác vụ có thể chồng lấp nhau. Việc nhiều ADC có lấy mẫu tại cùng một thời điểm hay không phụ thuộc vào bộ chuyển đổi và cấu trúc kích hoạt lấy mẫu; thiết bị dùng một ADC chuyển đổi tuần tự giữa các kênh vẫn có thể có khoảng thời gian giữa các kênh dù sử dụng FPGA.
Khi nhiều tín hiệu được dùng để đánh giá kết hợp, khoảng thời gian này có thể ảnh hưởng đến kết quả so sánh. Nhiệt độ thay đổi chậm có thể ít nhạy với yếu tố này, nhưng lực và vị trí thay đổi nhanh có thể đòi hỏi các điều kiện đồng bộ rõ ràng. Cần hỏi về độ lệch thời điểm lấy mẫu giữa các kênh, tốc độ hiệu dụng trên từng kênh và sự khác biệt trong lọc đầu vào. Chỉ dựa vào tần số xung nhịp của FPGA không thể suy ra việc lấy mẫu thực tế có đồng bộ hay không hoặc mỗi kênh có cập nhật đủ nhanh hay không.
Đánh số kênh giúp ngăn giá trị bị gửi sai vị trí
Xử lý số cần duy trì sự tương ứng giữa các kênh và giá trị để tránh đưa giá trị mức chất lỏng thứ nhất đến đầu ra áp suất thứ hai. Một cách triển khai chung có thể tổ chức kênh, giá trị và thông tin hợp lệ tương ứng thành các đơn vị dữ liệu, đồng thời dùng các cơ chế như tổng kiểm tra để kiểm tra tính toàn vẹn khi truyền; định dạng cụ thể, có bao gồm số thứ tự hoặc dấu thời gian hay không, phải được xác nhận theo từng model. Cấu trúc dữ liệu trong hình dùng để giải thích cơ chế, không phải để công bố định dạng khung thực tế của bất kỳ thiết bị nào.
Phía thu phải nhận biết định dạng mà nó hỗ trợ, kiểm tra dữ liệu rồi đưa các giá trị hợp lệ đến DAC tương ứng. Không thể cho rằng hai thiết bị có cùng giao diện quang thì cách mã hóa nghiệp vụ, số lượng kênh và quy tắc đầu ra cũng giống nhau. Hồ sơ kỹ thuật phải thể hiện sự tương ứng xuyên suốt từ các đầu nối hiện trường đến các đầu nối ở xa và các biến PLC. Lỗi ánh xạ kênh có thể khiến mọi đèn chỉ thị đều bình thường trong khi một giá trị đo thực lại được dùng cho sai đối tượng điều khiển.
Từ lấy mẫu đến đầu ra, mỗi bước đều cần thời gian
Sau khi hoàn tất lấy mẫu đầu vào, mã vẫn cần được đọc ra, tổ chức để truyền, đi qua liên kết quang, khôi phục dữ liệu và thiết lập đầu ra tương tự. Khoảng thời gian lấy mẫu ADC, chu kỳ cập nhật đầu ra và độ trễ đầu cuối của một thay đổi là các chỉ tiêu khác nhau. Ví dụ, một thiết bị có thể lấy mẫu thường xuyên nhưng gửi theo lô, nên đầu xa vẫn có thể phải chờ lô tiếp theo; lọc đầu ra cũng có thể khiến dòng điện cuối cùng từ từ đạt đến giá trị mới.
MCU là viết tắt của bộ vi điều khiển, thường tổ chức các tác vụ thông qua chương trình, ngoại vi hoặc truy cập bộ nhớ trực tiếp. Không thể khái quát rằng MCU không thể hoạt động thời gian thực khi có hai kênh, cũng không thể nói FPGA không bị giới hạn bởi số lượng kênh và băng thông. Hai thiết kế cần được so sánh dựa trên bộ chuyển đổi thực tế, phương pháp lập lịch, số lượng kênh hiệu dụng và kết quả thử nghiệm. Điều dự án cần là khả năng đáp ứng có bằng chứng, không phải hiệu năng tuyệt đối được suy ra từ loại chip.
Giá trị được giữ ở đầu xa có thể là giá trị trong quá khứ
DAC chuyển mã nhận được thành đầu ra tương tự, sau đó mạch lái đầu ra cung cấp dòng điện hoặc điện áp cho tải trong dải quy định. Nếu không có dữ liệu hợp lệ mới, một số thiết bị có thể giữ giá trị cuối cùng, trong khi các thiết bị khác xuất ra giá trị báo lỗi đã đặt. Chế độ giữ giải quyết vấn đề đầu ra thay đổi đột ngột, nhưng không cho phép thông tin cảm biến tiếp tục cập nhật sau khi đứt sợi quang.
Hệ thống điều khiển phải biết số đọc có còn hợp lệ hay không và khi cần phải sử dụng cảnh báo liên kết, đường tín hiệu trạng thái độc lập hoặc cơ chế xác định tính hợp lệ dữ liệu tường minh. Không thể coi bit hợp lệ hoặc cơ chế đánh giá hết thời gian chờ được minh họa trong hình là giao diện mà tất cả sản phẩm đều đã cung cấp. Thiết kế an toàn cần lựa chọn hành động dựa trên hậu quả của việc mất liên lạc và xác minh từng trạng thái khởi động nguồn, đứt sợi quang, mất nguồn phía phát và khôi phục để tránh coi giá trị cũ là phản hồi mới.
Cách sử dụng dữ liệu model của Feichang Technology để đánh giá kỹ thuật
Trang thông tin chi tiết về bộ thu phát quang hỗn hợp của Feichang Technology giới thiệu rõ việc xử lý bằng FPGA và các kênh tương tự, đồng thời liệt kê chức năng giữ giá trị khi đứt sợi quang có thể cấu hình. Vì vậy, thiết bị có thể là một phương án cân nhắc khi cần kết hợp các đại lượng tương tự với những giao diện khác, và hành vi giữ giá trị cần được kiểm tra từng mục theo yêu cầu điều khiển tại hiện trường. Cổng quang dự phòng trên trang là tùy chọn; không thể trực tiếp mô tả phiên bản tiêu chuẩn là có dự phòng hai tuyến, càng không thể nói rằng có dự phòng đồng nghĩa với dịch vụ không bao giờ bị gián đoạn.
Phần tổng quan, các mục thông tin kênh và mô tả độ trễ dòng điện/điện áp trong cùng trang chi tiết có những điểm cần xác nhận. Khi đặt hàng, cần nhận được phiên bản chính xác của bảng kênh và các điều kiện thử nghiệm. Các chỉ tiêu lấy mẫu không trực tiếp tương đương với chu kỳ điều khiển của ứng dụng, và độ chính xác ở nhiệt độ phòng không tự động áp dụng cho mọi môi trường. Nếu yêu cầu đồng bộ nhiều kênh hoặc thời gian khôi phục rõ ràng, nhà sản xuất cần cung cấp bằng chứng tương ứng và cần xác minh bằng thiết bị mẫu, thay vì suy diễn để lấp chỗ trống từ lời quảng bá.
Xác nhận qua hai phép thử rằng cấu trúc không che giấu vấn đề
Trước tiên, đưa lần lượt các giá trị ổn định đã biết vào từng kênh, ghi lại số hiển thị tại đầu gần, đầu xa và PLC, đồng thời xác nhận dải, cực tính và ánh xạ kênh; sau đó giữ cố định các kênh khác, chỉ thay đổi một kênh và quan sát xem có xuyên nhiễu hoặc ánh xạ sai hay không. So sánh tại nhiều điểm trong điều kiện có hồ sơ đầy đủ về tải, cáp và nguồn điện là cách duy nhất để xác định sai số đến từ chuyển đổi giao diện hay từ phép tính quy đổi sang đơn vị kỹ thuật sau khi thu.
Thực hiện riêng các thay đổi dạng bước phù hợp và sử dụng công cụ ghi thời gian để quan sát việc cập nhật và đáp ứng thực tế; phép thử cần bao gồm tất cả các kênh cần thiết hoạt động đồng thời. Cuối cùng, ngắt đường quang trong trạng thái bảo trì được phép và xác nhận trình tự đầu ra, cảnh báo và khôi phục. Chỉ sau khi xác minh riêng logic FPGA, lấy mẫu ADC, liên kết quang và đầu ra DAC mới có thể nói toàn bộ giải pháp phù hợp với quy trình mục tiêu; cách này cũng đáng tin cậy hơn so với việc so sánh tốc độ của một xung nhịp nội bộ duy nhất.
Ghi chú dữ liệu: Các sơ đồ nguyên lý đã được đối chiếu với nội dung kỹ thuật và được dùng để giải thích các cơ chế chung; đây không phải ảnh sản phẩm hay bản ghi đo thực tế. Giao diện, chế độ và khả năng cụ thể phụ thuộc vào model, phiên bản được chọn và kết quả xác minh tại hiện trường.
Tài liệu kiểm chứng: Thông tin chi tiết về bộ thu phát quang hỗn hợp của Feichang Technology và mô tả chức năng giữ giá trị khi đứt sợi quang
TI: Độ phân giải ADC, lấy mẫu và các loại kênh
TI: Sự khác biệt giữa độ phân giải và độ chính xác của ADC
Các chủ đề kỹ thuật liên quan: Cách chọn bộ thu phát quang tín hiệu tương tự: dải, độ chính xác, chu kỳ cập nhật và nghiệm thu đường quang Sự khác biệt giữa bộ thu phát quang tín hiệu đóng cắt và tín hiệu tương tự: DI/DO, AI/AO và lựa chọn đấu dây Cách kết nối bộ thu phát quang tín hiệu tương tự với hệ thống giám sát công nghiệp: dải PLC, kênh hai chiều và chiến lược khi mất liên lạc Cách khắc phục sự cố bộ thu phát quang tín hiệu tương tự: không có số đọc, sai lệch, nhảy giá trị và giữ giá trị khi đứt sợi quang Cách bộ thu phát quang tín hiệu tương tự truyền tín hiệu: dòng điện/điện áp, ADC/DAC và đầu ra ở xa Bộ thu phát quang dữ liệu có thể chuyển đổi giao diện và giao thức không? Giới hạn của việc thu nhận qua cổng nối tiếp, tín hiệu tương tự và Ethernet Bộ thu phát quang video tương tự khác bộ thu phát quang tín hiệu tương tự như thế nào: điều chế, lấy mẫu và đo lường
Được dịch từ bài viết kỹ thuật tiếng Trung. Nguồn được xuất bản lần đầu: 2019-10-14. Nguồn được sửa đổi lần cuối: 2026-10-13T12:13:11+08:00. Đọc nguồn tiếng Trung
