RS485 / KEPUTUSAN PENERIMAAN
Mengapa keluaran mempertahankan keadaan sebelumnya?
Penerima dengan histeresis beralih pada ambang masukan yang berbeda untuk kedua arah. Di dalam interval tersebut, penerima mempertahankan keluaran sebelumnya. Hal ini mengurangi peralihan berulang akibat perubahan kecil yang berbalik arah di dekat ambang. Diagram menampilkan model pembelajaran generik. Ambang aktual, margin derau yang dijamin, dan batas pengoperasian harus merujuk pada dokumentasi perangkat.
01 · Tetap rendah
Di bawah ambang naik, keluaran rendah dipertahankan.
02 · Tetap tinggi
Di atas ambang turun, keluaran tinggi dipertahankan.
03 · Ikuti riwayat
Di dalam interval, tegangan yang sama dapat menghasilkan keluaran yang berbeda.
Catat kedua arah
Ukur titik peralihan naik dan turun secara terpisah.
Sertakan konteksnya
Catat catu daya, referensi, suhu, dan titik pengamatan.
Verifikasi sistem
Bandingkan logika yang dipulihkan dengan hasil permintaan-respons aktual.
Daftar periksa pemilihan dan verifikasi — perluas
| Pemeriksaan | Konfirmasi | Bukti |
|---|---|---|
| Ambang | Batas aktual perangkat | Lembar data yang disertakan |
| Kondisi | Rentang masukan yang diizinkan | Konfigurasi pengujian di meja kerja |
| Hasil | Kedua lintasan | Catatan masukan dan keluaran |
Sinyal yang tiba di terminal serat optik RS485 bukanlah rangkaian langkah tegangan yang sepenuhnya lurus. Tepi sinyal dan interferensi dapat membuatnya bergerak bolak-balik di dekat titik keputusan. Penerima dengan hanya satu ambang dapat mengubah gerakan kecil tersebut menjadi transisi keluaran berulang. Penerima dengan histeresis menggunakan ambang yang berbeda untuk kedua arah peralihan. Perubahan kecil yang berbalik arah mempertahankan keadaan yang ada hingga masukan melintasi ambang lainnya.
Telusuri masukan tembaga ke dalam perangkat
Penerima RS485 merespons perbedaan tegangan antara dua penghantar sinyal. Di sini, Vd berarti selisih yang dihitung berdasarkan polaritas yang dipilih. Penamaan A dan B dapat berbeda antarperalatan, jadi gunakan definisi kelistrikan dalam dokumentasi yang disertakan. Penerima mengubah masukan diferensialnya menjadi keputusan digital yang dapat diproses oleh logika serial atau internal berikutnya.
Pengurangan tegangan kedua penghantar mengurangi sebagian interferensi yang memengaruhi keduanya dengan cara serupa. Ini disebut penolakan mode bersama. Jika interferensi memengaruhi kedua kawat secara berbeda atau secara langsung mengubah selisih tegangannya, masukan diferensial tetap berubah. Karena itu, pasangan terpilin tidak membuat penerima kebal terhadap derau. Atenuasi, pantulan, dan kondisi referensi memerlukan pemeriksaan tersendiri, dan karakter yang kacau saja tidak dapat mengidentifikasi salah satu penyebab tersebut.
Di dalam terminal serat optik serial, masukan tembaga melewati rangkaian proteksi dan penerimaan produk sebelum logika yang dipulihkan memasuki pemrosesan berikutnya dan transmisi optik. Histeresis merupakan bagian dari keputusan penerimaan, bukan filter di dalam serat optik. Ilustrasi hanya memperbesar arah penerimaan tembaga. Ilustrasi ini tidak mengidentifikasi cip Feichang atau memperlihatkan pembongkaran produk yang sebenarnya.
Mengapa satu ambang dapat menyebabkan peralihan berulang
Bayangkan komparator ideal dengan satu ambang pada nol. Masukan negatif naik perlahan menuju nilai positif dengan gangguan kecil yang ditumpangkan. Di dekat nol, masukan dapat menjadi positif, negatif, lalu positif lagi. Keputusan yang hanya didasarkan pada tanda sesaatnya menghasilkan transisi berulang, yang berpotensi menciptakan tepi tambahan bagi logika digital berikutnya meskipun pemancar tidak menghendakinya.
Contoh ini tidak memprediksi bahwa setiap tepi yang lambat akan menyebabkan kesalahan. Perangkat nyata memiliki lebar pita, waktu tunda, ambang, dan kondisi pengoperasian yang ditentukan. Intinya adalah, di dekat titik peralihan, gangguan kecil dapat diubah menjadi aktivitas digital kecuali ada mekanisme yang membatasi peralihan berulang. Lonjakan dalam ilustrasi bukan bukti adanya karakter yang salah pada sistem terpasang.
Dengan histeresis, ambang yang mengubah keluaran rendah menjadi tinggi berbeda dari ambang yang mengubah keluaran tinggi menjadi rendah. Di antara keduanya, keadaan sebelumnya dipertahankan. Karena itu, masukan sesaat yang sama dapat menghasilkan salah satu keadaan, bergantung pada lintasan sebelumnya. Ketergantungan pada keadaan ini tidak berarti penerima menyimpan pesan serial.
Telusuri lima nilai masukan
Asumsikan model pembelajaran ideal dengan ambang naik +0.20 V dan ambang turun −0.20 V. Ambang simetris ini bukan nilai RS485 universal maupun spesifikasi Feichang. Transceiver aktual dapat menggeser kedua ambang untuk fungsi seperti penerimaan fail-safe. Periksa histeresis yang dijamin, kondisi, dan rentang suhu pada lembar data yang relevan.
Mulailah dengan keluaran rendah dan terapkan −0.30, +0.10, +0.25, +0.10, dan −0.25 V secara berurutan. Nilai pertama berada di bawah ambang turun dan keluarannya rendah. Nilai kedua positif tetapi masih di bawah ambang naik, sehingga keluaran tetap rendah. Nilai ketiga melampaui ambang naik dan menghasilkan keluaran tinggi. Kembali ke +0.10 V pada titik keempat mempertahankan keluaran tinggi. Hanya titik kelima yang turun di bawah ambang turun dan mengembalikan keluaran menjadi rendah. Urutan keluarannya adalah rendah, rendah, tinggi, tinggi, rendah.
Titik kedua dan keempat memiliki masukan +0.10 V yang persis sama tetapi keluaran yang berbeda. Pencarian berdasarkan tegangan saja tidak dapat menjelaskannya tanpa keadaan dan arah sebelumnya. Ilustrasi memisahkan baris masukan dan keluaran pada sumbu waktu yang sama, dengan garis putus-putus untuk kedua ambang agar momen yang bersesuaian dapat dibandingkan.
Selisih antara kedua ambang adalah lebar histeresis, yaitu 0.40 V dalam model ini. Nilai ini bukan rentang mode bersama yang diizinkan atau ayunan tegangan penggerak, dan tidak membuktikan kekebalan derau sistem. Memperbesar lebarnya mengubah besarnya perubahan masukan yang diperlukan untuk beralih. Lebar ini harus dipertimbangkan bersama sensitivitas, margin sinyal, dan laju yang diperlukan, bukan diperlakukan sebagai nilai yang harus dimaksimalkan tanpa pertimbangan lain.
Histeresis, bias keadaan diam, dan terminasi memiliki peran berbeda
Histeresis membantu mempertahankan keadaan selama perubahan kecil masukan yang berbalik arah di dekat ambang. Bias keadaan diam berkaitan dengan kondisi kelistrikan saat tidak ada penggerak yang memancarkan. Beberapa perangkat memiliki perilaku fail-safe terintegrasi, dan bus secara keseluruhan tetap bergantung pada desain peralatan. Spesifikasi histeresis tidak menetapkan keluaran tetap untuk setiap kondisi rangkaian terbuka, hubung singkat, penyalaan, atau keadaan diam. Spesifikasi tersebut juga tidak membenarkan penambahan resistor bias pada setiap simpul.
Terminasi menangani pantulan pada ujung saluran transmisi. Osilasi susulan yang signifikan tetap memerlukan pemeriksaan kabel, topologi, dan terminasi. Histeresis tidak dapat memperbaiki penghantar yang putus atau membuat masukan di luar rentang mode bersama atau batas maksimum absolutnya menjadi aman. Perubahan bias dan terminasi juga mengubah pembebanan dan level sinyal, jadi periksa rangkaian yang ada serta konfigurasi yang diizinkan sebelum melakukan perubahan.
Keluaran digital yang stabil tidak membuktikan bahwa keseluruhan transaksi Modbus benar. Format UART, alamat, pemeriksaan bingkai, kontrol arah, dan pemrosesan aplikasi tetap berada pada tahap berikutnya. Kaitkan masukan listrik, logika yang dipulihkan, dan perilaku permintaan-respons aktual untuk membedakan peralihan penerimaan berulang dari gangguan pada lapisan lain tersebut.
Jadikan mekanisme ini sebagai bukti yang dapat diperiksa
Pada meja pengujian yang telah diotorisasi, gunakan sumber diferensial, beban, dan instrumen yang sesuai dalam batas pengoperasian yang terdokumentasi. Catat titik peralihan secara terpisah saat menaikkan dan menurunkan masukan. Sertakan catu daya, potensial referensi, suhu, laju perubahan tegangan, dan lokasi pengamatan. Jangan menginjeksikan tegangan sembarang pada terminal yang tidak diketahui atau membuka peralatan produksi untuk mengakses titik uji yang tidak terdokumentasi. Gunakan metode produsen jika titik internal tidak dapat diakses.
Terminal rel DIN Feichang yang menyediakan satu kanal RS485 dan satu kanal RS232 memberikan contoh nyata akses serial. Implementasi penerimanya, lebar histeresis, dan diagnostik yang dapat diakses harus merujuk pada dokumentasi yang disertakan. Artikel ini menjelaskan perilaku generik tanpa menerapkan spesifikasi cip TI pada produk Feichang. Setiap segmen tembaga di kedua sisi ekstensi serat optik tetap memiliki kondisi penerimaan dan terminasinya sendiri.
Untuk perbandingan di lapangan, pertahankan perangkat dan konfigurasi yang sama sambil mengganti kabel penghubung dengan kabel pendek yang diketahui berfungsi baik. Catat penghitung, byte yang diterima, dan hasil aplikasi, lalu pulihkan pengkabelan terpasang secara bertahap. Pengujian histeresis itu sendiri memerlukan pengamatan masukan dan keluaran yang dapat ditelusuri. Log komputer tidak dapat merekonstruksi ambang analog. Catatan naik dan turun yang terpisah memberikan bukti lebih banyak daripada satu penerimaan yang berhasil.
Sumber dan cakupan
TI SLLA322 — histeresis penerima · Terminal serat optik Feichang RS485 dan RS232 (bahasa Mandarin)
Diterjemahkan dari artikel teknis berbahasa Mandarin: Baca artikel asli berbahasa Mandarin.
Pertanyaan umum
Apakah tegangan saja menentukan keluaran di dalam interval?
Tidak. Keluaran sebelumnya dan lintasan masukan turut menentukan.
Apakah ±0.20 V merupakan ambang peralihan RS485 yang universal?
Tidak. Nilai tersebut merupakan model pembelajaran simetris. Ambang aktual harus merujuk pada dokumentasi perangkat yang relevan.
Apakah histeresis menggantikan terminasi dan perancangan keadaan diam?
Tidak. Pemertahanan keadaan pada ambang, pengendalian pantulan, dan kondisi bus yang tidak digerakkan memiliki peran berbeda.
Bacaan lebih lanjut
Bagaimana 10BASE-T memulihkan pewaktuan · Apa yang dikirim port serat optik gigabit di sela-sela frame
