TEMPORIZACIÓN DE CARACTERES UART
¿Cómo recibe una UART sin un reloj compartido?
Un receptor utiliza un evento de inicio válido para establecer la temporización; después, muestrea los bits del carácter con su propio reloj local y comprueba la posición de parada. Ambos extremos necesitan ajustes compatibles. Un nuevo carácter puede realinear la temporización, pero las comprobaciones de trama no demuestran la integridad de los datos ni el éxito de la aplicación. Estos diagramas lógicos simplificados no representan tensiones de conectores ni mediciones de productos.
Inicio
Un evento de inicio válido establece la referencia temporal local.
Muestreo
Muestrear dentro de intervalos de bit estables ayuda a evitar las transiciones.
Parada
Un nivel bajo en la posición de parada esperada puede indicar un error de trama.
Registre la velocidad en baudios, los bits de datos, la paridad y los bits de parada en ambos extremos.
Compare la temporización lógica y los errores de recepción en una prueba autorizada.
Compruebe los bytes reales de la aplicación y la interpretación de los mensajes.
Lista de comprobación para la selección y la verificación — desplegar
| Comprobación | Qué confirmar | Cómo verificarlo |
|---|---|---|
| Interfaz | Compatibilidad eléctrica | Consulte la documentación del modelo |
| Carácter | Coincidencia de temporización y formato | Compare ambas configuraciones |
| Aplicación | Bytes y mensajes correctos | Conserve los registros de pruebas con patrones conocidos |
Los extremos de una conexión serie no comparten un cable de reloj independiente; entonces, ¿cómo identifica un receptor un byte en una señal cambiante? Los bits de inicio, los bits de parada y la temporización propia de cada extremo proporcionan la respuesta. Comprender este proceso explica por qué una pequeña diferencia de configuración puede producir caracteres corruptos o errores de trama, y por qué una conexión Ethernet no demuestra que la recepción serie sea correcta.
Separe la interfaz eléctrica del formato del carácter
Los equipos industriales pueden conectarse a servidores de dispositivos serie o transceptores ópticos de datos mediante RS232 o RS485. Un transceptor de interfaz convierte las señales de línea en señales lógicas que el chip puede procesar. La UART gestiona los bits individuales según el formato de carácter seleccionado. UART significa receptor/transmisor asíncrono universal; el funcionamiento asíncrono normalmente no dispone de un cable de reloj de sincronización compartido.
Los niveles alto y bajo de estas ilustraciones representan estados lógicos UART, no las tensiones reales del conector RS232 ni la tensión respecto a tierra de ninguno de los conductores de RS485. El tipo de interfaz, la tierra de referencia, el cableado diferencial y los límites del dispositivo requieren comprobaciones independientes. Un diagrama lógico no es una guía de cableado, y los pines TTL no deben conectarse directamente a una interfaz incompatible.
La ruta de recepción puede simplificarse como transceptor de línea, lógica de recepción UART, búfer de bytes y aplicación. El paso de una señal entre etapas no demuestra que la aplicación haya recibido un registro de negocio correcto. La recepción de caracteres debe funcionar antes de que los datos entren en la red.
¿Qué partes de una trama no son datos de aplicación?
En el formato habitual 8N1, 8 especifica ocho bits de datos, N significa sin paridad y 1 especifica un bit de parada. Un carácter también contiene un bit de inicio, por lo que los ocho bits de datos de aplicación no constituyen toda la transmisión por la línea. Los bits de inicio y de parada organizan los caracteres; no deben añadirse a los datos de aplicación como valores adicionales.
En la representación lógica habitual no invertida, el estado inactivo es alto, el bit de inicio es bajo y el bit de parada vuelve al nivel alto. Los datos suelen enviarse empezando por el bit menos significativo, aunque las opciones de los periféricos varían y la documentación de ambos extremos debe coincidir. Las etiquetas D0 a D7 indican posiciones, no un byte fijo ni transiciones obligatorias entre bits adyacentes.
Los bits de datos consecutivos iguales pueden mantener la línea en el mismo estado. Un receptor no puede contar transiciones para contar ocho bits. Se basa en la temporización posterior al evento de inicio para determinar los sucesivos intervalos de bit. Por eso es importante que coincidan los ajustes de velocidad en baudios.
¿Cómo comienza la recepción desde el estado inactivo?
La UART supervisa su entrada. Tras detectar una posible transición de inicio, comprueba el estado bajo según las condiciones de inicio de su implementación y programa el muestreo de datos. Un impulso espurio breve no constituye automáticamente un bit de inicio completo. El filtrado y la validación de inicio varían entre periféricos; no debe suponerse que los equipos utilizan una lógica interna idéntica.
Piense en el bit de inicio como una señal de preparación antes de cada carácter. Ambos extremos acuerdan un ritmo aproximado y, después, el receptor sigue su temporizador local para muestrear secuencialmente. Esta analogía no significa que se envíe una señal hablada literal ni que una UART ordinaria reconozca automáticamente cualquier velocidad en baudios. Sigue siendo necesaria una configuración compatible.
Muchas UART utilizan sobremuestreo: su reloj interno de muestreo realiza varios ciclos durante un intervalo de bit, lo que ayuda a establecer un inicio válido o una posición de muestreo. Algunas toman decisiones a partir de varias muestras. Esto puede ayudar a localizar los flancos y hacer frente a perturbaciones, pero no permite tolerar errores ilimitados. El factor de muestreo de un chip no es una especificación universal de los productos FCTELE.
¿Por qué muestrear cerca del centro de un bit?
Cerca del límite de un bit, la señal puede estar cambiando de estado. La propagación, la velocidad de los flancos y los umbrales de entrada influyen en cuándo el receptor la considera alta o baja. Muestrear dentro de un intervalo estable facilita la interpretación frente a hacerlo junto a un flanco. Los puntos centrales explican el concepto; no afirman que un chip real muestree una sola vez ni siempre exactamente en el centro geométrico.
El transmisor y el receptor utilizan relojes locales independientes. Si difieren en la duración del bit, las posiciones de muestreo previstas pueden desviarse progresivamente incluso después de que el inicio las haya alineado. Las diferencias de temporización pueden hacerse más evidentes hacia el final de un carácter y llegar a situar una muestra en el intervalo equivocado cerca del último bit de datos o del bit de parada.
Que los mensajes cortos sean correctos ocasionalmente no demuestra que la configuración sea fiable. Algunos patrones de bits pueden ocultar un problema, mientras que otros lo ponen de manifiesto. Las pruebas de aceptación deben abarcar contenido real de la aplicación y transmisión sostenida, en lugar de considerar unos pocos caracteres legibles en un terminal como evidencia suficiente.
¿Qué puede indicarnos la comprobación del bit de parada?
Después de los bits de datos configurados y del bit de paridad opcional, el receptor comprueba la posición de parada según su implementación. Si detecta un nivel bajo donde se espera el estado de parada, puede activar un indicador de error de trama. Un error de trama informa de un fallo en la comprobación del formato de recepción; no identifica qué cable está defectuoso.
Una velocidad en baudios o un formato de carácter incompatibles, las interferencias y un estado bajo anormalmente prolongado pueden producir síntomas relacionados. A la inversa, la ausencia de errores de trama no demuestra que los datos sean correctos: una muestra incorrecta puede detectar por casualidad un nivel alto en la posición de parada. Los datos siguen necesitando comprobaciones de integridad o de aplicación. El bit de parada tampoco es un marcador de fin de un mensaje de negocio completo.
La forma en que los indicadores de error acompañan a los caracteres, si un controlador descarta esos caracteres y si el software puede acceder a los contadores dependen del hardware y del software. Que una aplicación no muestre nada no demuestra inmediatamente que no haya entrada en la línea; alguna etapa puede haber filtrado los caracteres erróneos. Conserve el estado junto con el contenido de los bytes.
¿Cómo puede la siguiente trama recuperar la temporización?
Después de un carácter, el receptor vuelve a buscar otro evento de inicio según sus reglas. Un nuevo inicio válido ofrece a la recepción la oportunidad de realinearse. La transmisión continua no necesita contener un intervalo de silencio largo entre caracteres, pero debe cumplir los requisitos del formato de carácter y de la duración de parada configurados.
La sincronización carácter a carácter no corrige automáticamente un intercambio completo. Si un carácter se recibe incorrectamente, el protocolo de aplicación debe seguir gestionando los bytes ausentes, repetidos o corruptos. Los límites de los caracteres UART, los de los paquetes de red del servidor serie y los de los mensajes de aplicación son distintos. Añadir bits de parada no sustituye el análisis correcto de los mensajes.
Para investigar, registre la velocidad en baudios, los bits de datos, la paridad, los bits de parada y el tipo de interfaz en ambos extremos; después, observe las formas de onda y los contadores de errores en condiciones autorizadas. Cambie una sola variable cada vez y compare datos conocidos antes y después del cambio. Los cambios de parámetros en enlaces de producción críticos requieren una intervención de mantenimiento planificada, no pruebas por ensayo y error sin control.
Relacione las evidencias de las distintas etapas
Si la forma de onda de entrada ya es anómala, investigue las interfaces eléctricas, el cableado y las interferencias. Si la forma de onda es reconocible pero los bytes están corruptos, compruebe el formato de carácter, la temporización y el muestreo. Si los bytes son correctos pero la aplicación falla, examine el almacenamiento en búfer, la encapsulación de red y la interpretación de la aplicación. Las evidencias de cada etapa ofrecen una orientación más útil que sustituir repetidamente los conmutadores Ethernet.
Los servidores de dispositivos serie y los productos de transmisión de datos de FCTELE conectan equipos industriales. Las interfaces y las capacidades de configuración reales dependen de la documentación del modelo correspondiente. Esta guía explica la recepción UART en general, no el circuito interno ni la tolerancia medida de un producto concreto, y no proporciona ninguna velocidad máxima sin verificar. Las evidencias de entrega deben incluir las configuraciones, las condiciones de prueba, las formas de onda originales y la verificación de la aplicación.
Referencias
TI: descripción general del protocolo UART y sus errores; Microchip: ejemplo de receptor asíncrono; Información de producto de la pasarela serie FCTELE. Ilustraciones generales, no mediciones de circuitos ni de tolerancias de productos.
Traducido del artículo técnico en chino: Leer el artículo original en chino.
Preguntas frecuentes
¿Son los estados lógicos UART lo mismo que las tensiones de RS232?
No. Un transceptor de línea convierte las señales eléctricas; verifique por separado las tensiones reales de la interfaz y el cableado.
¿La ausencia de errores de trama demuestra que los datos son correctos?
No. La muestra de parada puede resultar alta por casualidad aunque los datos sean incorrectos. Siguen siendo necesarias las comprobaciones de integridad y de aplicación.
¿Un bit de parada finaliza un mensaje de aplicación?
No. Forma parte de un formato de carácter; los protocolos de aplicación definen los límites de los mensajes.
Alcance y lecturas adicionales
Temporización UART genérica, no el circuito ni la tolerancia medida de un dispositivo concreto.
Escape de bytes serie y delimitación de mensajes · Reenvío Ethernet y mantenimiento
